什么是锁相环（PLL）？

欢迎大家来到IT世界,在知识的湖畔探索吧!

锁相环（PLL）是无线电通信链路和测试设备中依赖于高质量的内部信号的重要组件。锁相环（PLL）用于本地振荡器（LO）电路和射频频率合成器，旨在保持精确的频率稳定性。本质上，锁相环（PLL）提供受控输出信号，该受控输出信号是参考信号的相位与反馈信号的相位的比较。锁相环（PLL）中的相位比较电路的输出控制信号用于调整可变振荡器的输入，从而将锁相环（PLL）输出的误差消除到精确的频率。这就是锁相这个名字的由来。当相位误差检测电路的稳态输出为零时，输出频率和相位被“锁定”到参考频率和相位。

USB 频率合成器，锁相环 （PLL），24 GHz ~27 GHz ，SMA

锁相环（PLL）由鉴相器、相位误差检测、滤波器、可变/压控振荡器（VCO）和频率计数器/反馈分频器组成。通过这种方式，较低频率的控制信号可以用作由压控振荡器（VCO）的能力所规定的较高频率输出的参考。

如果锁相环（PLL）由线性元件和模拟鉴相器、环路滤波器和压控振荡器（VCO）组成，那么锁相环（PLL）是模拟锁相环或线性锁相环。如果这些元件中的任何一个是数字的，那么该器件就是数字锁相环（PLL）。如果整个锁相环（PLL）是由数字元件构建的，则该器件是全数字锁相环（PLL）。如果锁相环（PLL）被抽象到完全在数字信号处理器（DSP）、现场可编程门阵列（FPGA）或专用集成电路（ASIC）的软件中，那么它就是软件锁相环（PLL）。

SPI锁相环频率合成器，1 GHz – 6.4 GHz, 50 Hz步进，+15 dBm输出功率，100 MHz参考频率，+4.75 Vdc和SMA输出接口

实际上，任何需要稳定高频源的设备或系统都可以从锁相环（PLL）中受益，如无线通信收发器、雷达、卫星通信等。锁相环（PLL）在测试和测量设备中的常见用途是确保测试设备的频率发生器提供稳定和高精度的输出，例如矢量网络分析仪（VNA）和频率发生器/合成器。

锁相环（PLL）振荡器和频率合成器的主要规格和特点：

• ​频率范围[Hz]
• ​负载阻抗[欧姆]
• 输出功率[dBm]
• ​步长[dB]
• ​跳跃时间[ms]
• 锁相速度[ms]
• ​相位噪声（偏移100 kHz时）[dBc/Hz]
• 杂散抑制[dBc]
• ​二次谐波[dBc]
• 参考频率[MHz]
• 参考功率（连续波）[dBm]
• 内部参考频率[MHz]
• 内部参考精度[pm]
• 内部参考相位噪声（偏移1 kHz时）[dBc/Hz]
• 工作直流电流[mA]
• ​工作直流电压[V]
• 通信接口[SPI、USB、TTL等]
• ​参考和输出连接器类型
• 操作温度范围[摄氏度]