欢迎大家来到IT世界,在知识的湖畔探索吧!
反激拓扑1—反激电路的由来
反激拓扑的原型是buck-boost拓扑
其工作过程如下:①开关S闭合,电源Ui为电感L补充能量②开关S断开时,L储存的能量通过负载放出
从上述分析可以看出,buck-boost拓扑输入Ui和输出Uo正负方向相反。当把电感L等效为两个电感并联,且其匝比为1:1,同时把开关S和二极管D移动到下方方便驱动信号设计,其工作原理及其效果与传统的buck-boost电路是一样的,如下图所示
两个并联的电感让我们想到了变压器,变压器实质上就是两个具有磁耦合的电感线圈,在图4的基础上,把两个并联的绕组分开,并通过磁芯进行耦合来传递能量,即变压器,并将其匝比1:1更改为1:n(或者Np:Ns),以便于适应更多的电压变化范围
图5中的拓扑,当S闭合是,绕组Np进行充电参与电路运行,根据同名端原理,绕组Ns感应电压为上正下负,由于二极管D反向截止,故无法进行放电运行,当开关S断开时,根据楞次定律,绕组Np会感生出下正上负的电压,同理,绕组Ns下正上负,二极管导通,电感储存的能量进行放电,我们把绕组Np侧称为原边,Ns侧称为副边,此时副边的输出电压还是上负下正,看起来有点不太符合一般的阅读习惯,我们将二极管D放在上端,并将绕组Ns的同名端调转到下方,如图6所示。因为其原边绕组在经历电压激励储存能量时,副边绕组无功率输出,而原边绕组回路断开时,副边绕组才进行功率输出的特点,因为得名反激。
根据上述演变过程,可以清楚的了解到,反激变压器实际上等效为储能电感与具有隔离作用的变压器的集合体,实际使用时,可以其励磁电感作为储能电感。
查看原文:https://www.dianyuan.com/eestar/article-8370.html
联合Verilog和Modelsim模拟状态机
今天这篇文章想分享一下从零开始,使用Verilog写一个状态机,并用Modelsim软件仿真状态机的效果。文章的框架如下所示:
1. 前言
2. 什么是状态机
3. 状态机的分类
4. 定义一个场景
5. Verilog代码实现
6. Modelsim仿真
7. 总结
整篇文章阅读大概需要8分钟。
1.前言
去年在接触USB接口时,看到手册中描述要控制这个USB3.0的PHY,需要使用状态机,如下图所示。当时感觉这个玩意挺有意思,但是由于这是软件开发的内容,所以就没太在意具体细节是怎么实现的。
于是,从那时起状态机这个名字就一直停留在我的脑海里,但是也一直搁置,没有去尝试着自己做做看。最近打算自己写一个,因此就有了这篇文章,用Verilog写个状态机。
2.什么是状态机
逻辑电路根据是否包含记忆元件分为组合逻辑和时序逻辑。组合逻辑电路不包含记忆元件,因此组合逻辑的特点是当前的输出等于输入。时序逻辑电路含有记忆元件,因此时序逻辑电路的输出并不完全取决于当前的输入,还和过去的状态有关。时序逻辑电路的输出受到输入和记忆元件值的共同影响。
这里和我们以前学习的自动控制系统类似,对开环系统来说,输出和输入相对应。而对于闭环系统来说,会把过去的输出反馈到当前的输入上,所以当前的输出其实会受到过去输出的影响。
组合逻辑的输出和输入直接相关,直接用NOT-AND-OR就能描述清楚。而时序电路则可以使用有限状态机(FSM)来描述。
3.状态机的分类
状态机分类两种类型米勒Mealy型和摩尔Moore型。米勒型的状态机输出由内部状态和输入共同决定。摩尔型的输出仅由内部状态确定。
摩尔型
米勒型
从上面的结构图可以看出,摩尔型的输出,是直接和当前状态S(t)相同,但是米勒型的输出,不仅和当前的S(t)相关,与当前的状态也有关。
4.定义一个场景
状态机在我们生活中用的比较多,最常见的就是在寝室门口,地铁进站口的自动售货机,使用状态机就可以描述出来。比喻,售货机里面的烤面包2.5元一个,机器的投币口只接受硬币,假设我们去购买时,只有0.5元和1元的硬币,那么在购买面包的过程中,就可以用状态机来实现。
网络协议由三个要素组成,语义,语法,时序,采用类比的思想,状态机也有三个要素组成,分别是输入,输出,和状态。在设计状态机时,可以从这三个状态入手,一步一步完成状态机的建立。
以买烤面包的场景为例,输入为投入的硬币,可能是0.5元可能是1元,输入有两种可能性,而且输入会立刻影响状态机的跳转;输出是我们最终想要的结果,出面包或者找零钱;在买面包的过程中,不同的状态受到上一个状态和当前输入的影响。
以上的分析结果为:
输入:0.5元,1元
输出:出面包但是不找零;出面包而且找零
状态:初始状态,投入0.5元,投入0.5元,投入1.5元,投入2元,投入2.5元,投入3元
考虑状态在2.5元和状态在3元时,都会输出结果,因此将2.5元和3元的状态直接和初始的状态合并。出完面包或者找完零以后,机器会立马回到最初状态。画出整个系统的状态图如下:
其中:01/00:代表投入0.5元,没有输出;10/00:代表投入1元,没有输出;10/11:代表投入1元,出面包且找零,其他的可以类推。
5. Verilog代码实现
定义接口和状态
描述状态机的跳转,状态机只有在输入了硬币的条件下才转移,这也是触发状态机变化的条件。
描述输出面包和输出找零的结果。
从上面的代码可以看出来,状态机的描写可以看成是两个部分。第一个部分是只管状态的转移,仅仅是在有输入的情况下影响了状态,此时不管输出。这部分代码完成了状态机三要素中的两个要素,输入和状态。第二部分只管描述输出,这部分的输出是采用了米勒型来描述,不仅和当前的状态有关,还和输入有关。这部分代码完成了状态机三要素的另一个要素,输出。
6. Modelsim仿真
编写Testbench文件来仿真上面的状态机功能,看看在不同输入条件下,状态机是否能正常跳转。使用Modelsim软件查看波形。
定义接口列表
例化
仿真结果
从上面的仿真的结果来看,状态机的功能正常。截图所示是连续5次0.5元,此时出面包,但是没有找零。2次0.5元,2次1元,出面包,并且找零。仿真的结果和我们最初的设计吻合。
7.总结
当把这个状态机写完才发现,使用Verilog写状态机也不是很难。好像学习都是这样,没有做过的东西都感觉有难度,等自己学会了以后,就会发现并没有想象中的那么复杂。
学习状态机不难的原因是它和我们之前学过的EMC三要素差不多。在EMC设计中抓住三个要素,就能设计较好性能的单板,同样,写状态机时只要抓住了它的输入,输出,状态这三个要素,其实也可以搞定。
查看原文:https://www.dianyuan.com/eestar/article-8313.html
数字电路中传输延时的影响 — 竞争冒险
门电路的两个或多个输入信号同时向相反的逻辑电平跳变的现象叫做竞争,这种竞争可能在电路的输出端产生尖峰脉冲,这种现象称为竞争冒险。
竞争冒险产生的根本原因是不同的输入信号是通过不同的路径传输的,每条路径的传输延时不同,从而导致信号不能同时到达,输出信号就会出现不应出现的毛刺。接下来,我们通过一个简单的例子了解一下竞争冒险现象。
这是一个组合逻辑电路,输入信号B取反后与输入信号A异或得到输出信号C。
假设输入信号由
A=0,B=1
变化为
A=1,B=0
理论上,输出信号C恒为0,时序图如下:
但是,实际信号在传播过程中必然会存在一定的延时,为分析简单起见,只考虑非门的延时,则时序图如下,输出信号C出现了毛刺,就有可能影响后级电路的逻辑功能,这就是竞争冒险。
下面通过仿真来验证一下上述分析:
对于仅考虑逻辑功能的功能仿真,仿真结果与理想情况下的时序图一致,输出信号C恒为0,没有出现毛刺。
而考虑了传输延时的门级仿真,输出信号C出现毛刺,由于仿真过程考虑的信号延时情况更复杂,因此时序图与上述分析存在一定区别。
查看原文:https://www.dianyuan.com/eestar/article-8417.html
绝缘体上硅(SOI)驱动芯片技术优势及产品系列
在之前的技术文章中,介绍了驱动芯片的概览和PN结隔离(JI)技术,本文会继续介绍英飞凌的绝缘体上硅(SOI)驱动芯片技术。
高压栅极驱动IC的技术经过长期的发展,走向了绝缘体上硅(silicon-on-insulator,简称SOI),SOI指在硅的绝缘衬底上再形成一层薄的单晶硅,相对于传统的导电型的硅衬底,它有三层结构,第一层是厚的硅衬底层,用于提供机械支撑,第二层是薄的二氧化硅层,二氧化硅是一种绝缘体,从而形成一层绝缘结构,第三层是薄的单晶硅顶层,在这一层进行电路的刻蚀,形成驱动IC的工作层。
SOI在1964年由C.W. Miller和P.H. Robinson提出,经过几十年的发展,逐渐成熟。英飞凌采用了SOI的独特设计的栅极驱动IC,从设计上带来了诸多优势。其中,最大的优势在于,SOI的二氧化硅的绝缘层,能够彻底消除体硅(Bulk CMOS)结构中衬底中的寄生PN结,从而消除了闭锁效应,提高了驱动芯片耐受负压的能力。
从栅极驱动IC的设计结构上,如图3所示,可以清楚的看到相关电路的影响,在体硅(Bulk CMOS)的设计中,对于高边电路,衬底连接COM电位,MOS的源极SOURCE连接VS电位,因为衬底与VS之间存在一个寄生二极管,从而在某些工况下,当COM的电位高于VS的电位时,寄生二极管会导通,产生无法控制的电流,从而对电路的可靠性产生影响。在绝缘体上硅SOI的驱动IC中,因为二氧化硅绝缘层的存在,消除了连接COM和VS的寄生二极管,从而极大提升了驱动IC的可靠性。
驱动芯片的耐受负压(VS的电压低于COM)的能力,对于电机驱动应用,或者桥式电路带感性负载的应用情况,都非常重要。如图4所示,当上管Q2关闭的时候,负载电流切换到下管D1,此时电流从负母线流向负载。考虑动态的情况,在D1上的电流逐步建立的过程中,在VS~COM之间,会产生由Ls1和Ld1的感生电压,以及Q1的二极管的导通电压,总的电压等于这三个电压的叠加,方向上电压在COM为正,VS为负。因为这类应用中,负压现象不可避免,所以驱动IC耐受这个负压的能力越高越好,图4的右图可以看出,英飞凌的SOI驱动IC,抗负压的能力可以达到-100V/300ns或者-60V/1000ns,这种抗负压的能力远远大于JI设计的驱动IC。
另外,SOI的结构中,因为寄生PN结的消失,器件的寄生效应减小,器件的开关损耗也可极大的降低,并且由于漏电流的减小,静态功耗也可以得到降低,从而使得采用SOI设计的驱动IC,工作频率能够更高,整体损耗更小。图5对比了300kHz的开关频率下,2ED2106(SOI设计)与IR2106(Bulk CMOS设计)的温升对比,可以看到,2ED2106的最高温度只有66°C,而IR2106的温度高达122°C。
再次,SOI因为存在良好的介质隔离,更方便进行集成。英飞凌的SOI的驱动IC集成了自举二极管,从而能够节省掉以前需要外加的高压自举二极管,从而节省系统成本。
综上所述,绝缘体上硅SOI是栅极驱动器的一次技术飞跃,具有负压耐受能力强、损耗低、集成自举二极管等一系列的优异特性。
英飞凌已经推出了大量的绝缘体上硅SOI的驱动IC,电压覆盖200V至1200V,结构有高低边驱动、半桥及三相桥。
查看原文:https://www.dianyuan.com/eestar/article-8182.html
反激拓扑2—反激电路工作原理分析
根据第一章节反激拓扑1—反激电路的由来最后演变而来的反激拓扑,将开关S更换为产品开发过程中常用的MOSFET
1、反激电源的分类
根据其电流的连续性分为CCM(连续工作模式)、CRM(临界工作模式)、DCM(断续工作模式)三种,根据我开关频率f可以分为固定频率模式和变频模式
理想状态下,CCM、CRM和DCM三种工作模式的驱动波形、MOSFET电压Vds和原副边电流波形如下:
记得刚开始接触反激时,一直以为反激就是断续模式,因为不管看原边电流还是副边电流,确实时断续的,当了解了反激电源的演变过程,就发现不能只看其中一侧的电流去判断,区分三种模式最明显的方法就是电流,CCM模式最容易识别,在开关管开通瞬间,原边或者副边的电流波形不为0即为连续模式,想要比较清楚的区分CRM和DCM模式,就需要同时把原副边的电流波形测量出来进行对比了。
2、CCM工作模式分析
(CRM模式可以看做是励磁电感直流分量电流为0时的CCM模式)CCM模式下,一个周期T=ton+toff
①在MOSFET导通过程中,即0-ton阶段变压器原边绕组与输入电源连接,原边绕组储存能量,且Vp=Vin,根据变压器原理,其副边绕组电压Vs=Ns*Vin/Np,二极管D反向截止,Is=0根据Vin*△t=Lp*△Ip,△Ip=Vin*ton/Lp
②在MOSFET断开过程中,即toff阶段变压器原边工作结束,ton阶段储存在电感Lp中的能量通过副边Ls进行释放,Vs=Vd+Vout,根据变压器的原理,在原边绕组上会感生出一个电压VOR=Np*Vs/Ns,该电压通常被称为反射电压,而MOSFET所承受的电压VDS=Vin+VOR
②DCM模式分析DCM模式与CCM模式基本原理相同,差异在于DCM模式一个周期的时间T>ton+toff,T-(ton+toff)的时间段内,变压器副边电流Is=0,Vs=0,所以原边绕组不存在反射电压VOR,MOSFET的电压VDS=Vin。以上分析均为理想条件下的分析,实际应用时,由于变压器不可避免的存在漏感等寄生参数,会对实际的工作过程产生比较大的影响。
查看原文:https://www.dianyuan.com/eestar/article-8422.html
更多精彩内容,尽在电子星球 APP(https://www.eestar.com/)
六篇技术文章,让你秒懂电容的脾气秉性
七篇DIY技术文章献给你,让你脑洞全开
五篇文章帮你开启DSP的学习思路
汇总篇:关于PID知识,重点在此
免责声明:本站所有文章内容,图片,视频等均是来源于用户投稿和互联网及文摘转载整编而成,不代表本站观点,不承担相关法律责任。其著作权各归其原作者或其出版社所有。如发现本站有涉嫌抄袭侵权/违法违规的内容,侵犯到您的权益,请在线联系站长,一经查实,本站将立刻删除。 本文来自网络,若有侵权,请联系删除,如若转载,请注明出处:https://itzsg.com/93902.html