欢迎大家来到IT世界,在知识的湖畔探索吧!

这几天最火新闻，就是哈工大被禁止使用“MATLAB”，让人先到了底层软件和芯片（底层硬件）的重要性。想到了前段时间阿里平头哥开源的wujian100的芯片项目，配合iverilog这个开源的仿真工具。于是研究整理一下，方面后面研究。

写在前面

本文的内容相对于我的github开源项目：https://github.com/kukutt/sim/

我理解芯片设计分为：仿真->综合->布线

仿真相对于软件设计的调试，

综合相对于软件设计的编译，相对于硬件设计画原理图

布线相对于软件设计的打包（有点不恰当），相对于硬件设计画pcb

仿真成功过程

注意相应版本号，后面会有更新，导致过程可能稍微有差异，具体命令如下：

# 准备我的版本库
git clone https://github.com/kukutt/sim
cd sim/
git checkout 274427fcea475ade60bcf1a091aac9a864f016b1
# 准备阿里平头哥开源wujian100
git clone https://github.com/T-head-Semi/wujian100_open.git
cd wujian100_open
git checkout c3e5722cb49562cf2b8af6a198ad364cbd964d2c
cd ..
# 更新必备工具
sudo apt-get update
sudo apt-get install -y build-essential gperf bison flex
# 配置环境，注意，以下命令“点+空格+evn.sh”意思把env.sh设置环境命令导出到shell环境
# 直接env.sh，会自动编译iverilog
. ./env.sh
# 仿真wujain100
cd wujian100_open/tools/
./run_case -sim_tool iverilog ../case/timer/timer_test.c

欢迎大家来到IT世界,在知识的湖畔探索吧!

以上，完成了仿真过程，如果最终显示如下提示，说明成功。

Test Pass说明成功

后面计划

1. iverilog尝试输出最小单位门电路的电路图；
2. iverilog尝试输出fpga的烧录文件；
3. cpu设计的研究；